久久丫精品国产亚洲AV_午夜AV免费在线观看_亚洲熟妇久久精品_美女视频黄的全是免费的

IC設(shè)計(jì)工程師

崗位描述： 

1、從事CPU核、數(shù)字IP、集成開發(fā)環(huán)境研發(fā)和SoC芯片研發(fā)。

任職要求：

1.電子工程/軟件/微電子/通信/應(yīng)用數(shù)學(xué)等相關(guān)專業(yè)，本科以上學(xué)歷。

2.有扎實(shí)的數(shù)字/模擬電路基礎(chǔ)，熟悉IC設(shè)計(jì)流程。

3.熟練掌握Verilog、熟悉C語言、熟練使用EDA工具。

4.良好的編程習(xí)慣和嚴(yán)謹(jǐn)?shù)拇a風(fēng)格。

5.擁有團(tuán)隊(duì)協(xié)作開發(fā)和貢獻(xiàn)的熱情。

6.具有下列項(xiàng)目經(jīng)驗(yàn)之一的學(xué)生優(yōu)先：

（1）32位CPU或DSP SoC設(shè)計(jì)經(jīng)驗(yàn)；

（2）具有RFID/NFC設(shè)計(jì)經(jīng)驗(yàn)，熟悉射頻和模擬電路設(shè)計(jì)理論基礎(chǔ)；

（3）熟悉AMBA總線協(xié)議；

（4）具有低功耗設(shè)計(jì)經(jīng)驗(yàn)；

（5）擁有分析、設(shè)計(jì)和實(shí)現(xiàn)IC產(chǎn)品的經(jīng)驗(yàn)。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

芯片驗(yàn)證工程師

崗位職責(zé)：

1.芯片模塊驗(yàn)證；

2.芯片驅(qū)動(dòng)開發(fā)；

3.芯片應(yīng)用驗(yàn)證；

4.客戶需求分析和技術(shù)支持。

任職要求：

1.本科及以上學(xué)歷，計(jì)算機(jī)、電子、通信等相關(guān)專業(yè)；

2.熟練掌握C/C++；

3.能夠熟練閱讀英文芯片手冊以及英文資料；

4.能夠看懂硬件電路圖；

5.熟悉ARM、PowerPC等CPU架構(gòu)者優(yōu)先；

6.熟悉常見高速外設(shè)接口（PCIE、DDR、USB、SATA等）者優(yōu)先；

7.熟悉Linux驅(qū)動(dòng)者優(yōu)先；

8.熟悉SSL、IPSec等網(wǎng)絡(luò)安全協(xié)議者優(yōu)先；

9.熟悉多任務(wù)編程、虛擬化技術(shù)（KVM、PCIE SR-IOV）者優(yōu)先。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

IC前端實(shí)現(xiàn)工程師

工作職責(zé)：

1.負(fù)責(zé)SoC芯片前端流程，包括綜合、形式驗(yàn)證、時(shí)序分析；

2.負(fù)責(zé)SoC芯片的DFT架構(gòu)定義和規(guī)劃，包括SCAN掃描鏈插入、Memory BIST、邊界掃描、ATPG仿真等；

3.負(fù)責(zé)SoC芯片的低功耗流程，建立并驗(yàn)證Power約束文件，分析芯片功耗；

4.負(fù)責(zé)SoC階段的Timing約束，與后端工程師合作進(jìn)行時(shí)序收斂工作，與前端設(shè)計(jì)工程師合作解決timing問題；

任職要求：

1.熟悉RTL的可綜合設(shè)計(jì)風(fēng)格，具備適當(dāng)?shù)腞TL編程能力；

2.熟悉SoC芯片的綜合、形式驗(yàn)證、時(shí)序分析和DFT實(shí)現(xiàn)；

3.熟悉SoC芯片Timing約束的設(shè)置，具備Timing時(shí)序收斂的前后端協(xié)調(diào)能力；

4.熟悉SoC芯片DFT實(shí)現(xiàn)的具體方案、包括SCAN掃描鏈的插入，Memory BIST、邊界掃描等實(shí)現(xiàn)；

5.熟悉測試Pattern的產(chǎn)生、仿真，具備debug測試向量的能力；

6.熟悉低功耗設(shè)計(jì)流程，功耗約束文件的建立和驗(yàn)證，以及芯片的功耗分析；

7.熟悉csh，tcl，Perl等腳本語言，具備較強(qiáng)的腳本自動(dòng)化能力；

8.具有較強(qiáng)的執(zhí)行力，良好的團(tuán)隊(duì)合作能力，以及表達(dá)溝通能力；

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

FPGA設(shè)計(jì)工程師

崗位描述：

FPGA的原型實(shí)現(xiàn)和調(diào)試。

工作職責(zé)：

1. 負(fù)責(zé)SoC項(xiàng)目在FPGA中的原型實(shí)現(xiàn)，包括替換FPGA的memory，時(shí)鐘器件以及綜合布線等工作；

2. 配合前端工程師進(jìn)行問題的debug，包括抓取信號(hào)，流程仿真等工作；

3. 配合軟件工程師進(jìn)行程序下載，代碼固化等工作。

任職要求：

1. 電子工程/微電子/通信等相關(guān)專業(yè)，本科以上學(xué)歷；

2. 熟悉Verilog、熟悉C語言；

3. 熟悉FPGA綜合和實(shí)現(xiàn)工具的使用；

4. 熟悉Xilinx V6、V7等FPGA的使用；

5. 會(huì)使用FPGA中各種資源，如memory，時(shí)鐘，Serdes，DDR等。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

模擬設(shè)計(jì)工程師

崗位描述：

負(fù)責(zé)PMU/LDO/ADC/DAC/IRC等模擬IP的設(shè)計(jì)和驗(yàn)證，負(fù)責(zé)版圖設(shè)計(jì)的檢查，負(fù)責(zé)IP集成的溝通。

任職要求：

1.對模擬電路有比較深的認(rèn)識(shí)與理解，能指導(dǎo)后端設(shè)計(jì)；

2.有過高速接口設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先考慮

3.有過std-cell/sram等建庫經(jīng)驗(yàn)優(yōu)先考慮；

4.有過RF/RFID設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先考慮；

5.具有很強(qiáng)的責(zé)任心、團(tuán)隊(duì)協(xié)作能力；

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

數(shù)?；旌显O(shè)計(jì)工程師

崗位描述：

負(fù)責(zé)模擬IP的頂層數(shù)字接口設(shè)計(jì)及驗(yàn)證，如PMC/IRC等的數(shù)字接口，負(fù)責(zé)復(fù)雜數(shù)?；旌螴P的驗(yàn)證。  

任職要求：

1.本科及以上學(xué)歷，相關(guān)電子專業(yè)畢業(yè)，微電子專業(yè)優(yōu)先；

2. 熟悉RTL的可綜合設(shè)計(jì)風(fēng)格，可測性設(shè)計(jì)，具備適當(dāng)?shù)腞TL編程能力；

3.具有一定模擬電路基礎(chǔ)知識(shí)；

4.熟悉PCIE/SATA/Rapid IO/USB/DDR/LVDS/MIPI等高速接口的PCS接口數(shù)字設(shè)計(jì)優(yōu)先考慮；

5.有良好的溝通和團(tuán)隊(duì)協(xié)作能力；

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

數(shù)字后端工程師

崗位描述：

負(fù)責(zé)芯片后端物理設(shè)計(jì)，完成從Netlist到GDSII的物理實(shí)現(xiàn)，包括布局布線，時(shí)序收斂，物理驗(yàn)證等。  

任職要求：

1.本科及以上學(xué)歷，相關(guān)電子專業(yè)畢業(yè)，微電子專業(yè)優(yōu)先。

2.熟悉后端設(shè)計(jì)的各種EDA工具和流程。

3.對數(shù)字電路時(shí)序收斂有一定的了解。

4.能使用tcl等語言編寫腳本的經(jīng)驗(yàn)。

5.有意愿在后端設(shè)計(jì)上繼續(xù)深入學(xué)習(xí)和研究。

6.有良好的溝通和理解能力。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

模擬版圖工程師

崗位描述：
1. 根據(jù)對電路原理圖的分析和理解，進(jìn)行模擬及混合信號(hào)電路的版圖設(shè)計(jì).版圖驗(yàn)證和寄生參數(shù)提取。
2. 與電路設(shè)計(jì)工程師密切合作，準(zhǔn)時(shí)完成模塊或芯片的版圖設(shè)計(jì)和優(yōu)化；
3. 與設(shè)計(jì)工程師進(jìn)行溝通，確保正確理解電路設(shè)計(jì)者對版圖的要求，解決模擬版圖設(shè)計(jì)中的問題；
4. 承擔(dān)模擬IP的布局到物理實(shí)現(xiàn)和驗(yàn)證的全部版圖工作

任職要求：

1. 微電子、計(jì)算機(jī)、電子工程及相關(guān)專業(yè)本科以上學(xué)歷

2. 熟悉半導(dǎo)體工藝流程和設(shè)計(jì)規(guī)則，理解所用工藝器件的平面和縱向結(jié)構(gòu)，扎實(shí)的集成電路工藝以及版圖設(shè)計(jì)理論基礎(chǔ)；

3. 熟悉CMOS工藝制程，了解ESD保護(hù)電路,LATCHUP的原理和產(chǎn)生機(jī)制，以及相應(yīng)的版圖預(yù)防對策；
4. 了解模擬/數(shù)?；旌想娐返陌鎴D設(shè)計(jì)方法和技巧；

5. 具有獨(dú)立解決問題能力和良好的團(tuán)隊(duì)精神及溝通能力。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

嵌入式軟件開發(fā)工程師

崗位描述：

從事芯片驗(yàn)證、驅(qū)動(dòng)及BSP開發(fā)、操作系統(tǒng)移植、應(yīng)用方案開發(fā)。

崗位要求：

1.計(jì)算機(jī)/軟件/通信/電子/自動(dòng)化/應(yīng)用數(shù)學(xué)等相關(guān)專業(yè)，本科以上學(xué)歷。

2.C語言和數(shù)據(jù)結(jié)構(gòu)等基礎(chǔ)知識(shí)扎實(shí)。

3.至少熟悉一種CPU架構(gòu)和集成開發(fā)環(huán)境。

4.良好的編程習(xí)慣和嚴(yán)謹(jǐn)?shù)拇a風(fēng)格。

5.具有分析、設(shè)計(jì)和實(shí)現(xiàn)軟件產(chǎn)品的經(jīng)驗(yàn)。

6.具有團(tuán)隊(duì)協(xié)作開發(fā)和貢獻(xiàn)的熱情。

7.具有下列項(xiàng)目經(jīng)驗(yàn)之一的學(xué)生優(yōu)先

（1）具有信息安全方向的項(xiàng)目經(jīng)驗(yàn)，如參與COS、PKI應(yīng)用和可信計(jì)算等方面的研究與開發(fā)。

（2）具有工業(yè)控制方向的項(xiàng)目經(jīng)驗(yàn)，如參與基于工控機(jī)的各類工控應(yīng)用開發(fā)。

（3）熟悉常用音視頻編解碼標(biāo)準(zhǔn)，有實(shí)際音視頻編解碼算法開發(fā)經(jīng)驗(yàn)。

（4）熟悉常用接口協(xié)議：如USB、SD、CAN、PCIE、SATA等。

（5）精通一種硬件平臺(tái)下的UBoot或Linux系統(tǒng)的BSP。

（6）熟悉編譯器原理，具有仿真器開發(fā)經(jīng)驗(yàn)。

（7）熟悉Android平臺(tái)下的VPN技術(shù)（如IPsec、SSLVPN等）或底層網(wǎng)絡(luò)驅(qū)動(dòng)開發(fā)。

（8）有圖像處理，指紋識(shí)別，二維碼識(shí)別，人臉識(shí)別等算法開發(fā)經(jīng)驗(yàn)優(yōu)先。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

Linux系統(tǒng)開發(fā)工程師

崗位職責(zé)：

1．參與芯片和產(chǎn)品的整個(gè)研發(fā)過程（包括預(yù)研、設(shè)計(jì)、開發(fā)、編碼等）。

任職要求：

1. 本科及以上學(xué)歷，計(jì)算機(jī)、軟件工程等相關(guān)專業(yè)；

2. 熟悉Linux操作系統(tǒng)及內(nèi)核開發(fā)，熟練掌握C/C++ ，熟練掌握基礎(chǔ)的數(shù)據(jù)結(jié)構(gòu)和算法；

3. 獨(dú)立分析、評估并解決問題，能夠在較短時(shí)間內(nèi)尋求最優(yōu)解決方案；

4. 有信息安全相關(guān)產(chǎn)品開發(fā)經(jīng)驗(yàn)優(yōu)先；

5. 有USB/PCIE/網(wǎng)絡(luò)等設(shè)備Linux驅(qū)動(dòng)開發(fā)經(jīng)驗(yàn)者優(yōu)先；

6. 有加密VPN、安全網(wǎng)關(guān)、密碼機(jī)等相關(guān)開發(fā)經(jīng)驗(yàn)優(yōu)先；

7. 熟悉KVM虛擬化技術(shù)及PCIE SR-IOV技術(shù)優(yōu)先；

8. 責(zé)任心強(qiáng)，自我驅(qū)動(dòng)力強(qiáng)，具有良好的溝通和團(tuán)隊(duì)協(xié)作能力，主動(dòng)，好學(xué)。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

應(yīng)用開發(fā)工程師

崗位職責(zé)：

1. 參與安全應(yīng)用產(chǎn)品的整個(gè)研發(fā)過程（市場調(diào)研、需求分析、詳細(xì)設(shè)計(jì)、調(diào)試、升級(jí)維護(hù)）。

任職要求：

1. 本科及以上學(xué)歷，計(jì)算機(jī)、軟件工程等相關(guān)專業(yè)；

2. 熟練掌握C/C++語言，常用數(shù)據(jù)結(jié)構(gòu)和算法，同時(shí)熟悉其他編程語言者優(yōu)先；

3. 熟悉多進(jìn)程、多線程編程、網(wǎng)絡(luò)通訊，有跨平臺(tái)開發(fā)經(jīng)驗(yàn)者優(yōu)先；

4. 善于思考、具有良好的邏輯思維，能獨(dú)立分析、評估并解決問題；

5. 有國密SKF、SDF，PKCS11、V2X接口，TCM或TPM協(xié)議棧開發(fā)經(jīng)驗(yàn)者優(yōu)先；

6. 能熟練使用OpenSSL、GMSSL開發(fā)安全應(yīng)用者優(yōu)先；

7. 有加密VPN、安全網(wǎng)關(guān)、密碼機(jī)等相關(guān)開發(fā)經(jīng)驗(yàn)者優(yōu)先；

8. 做事主動(dòng)、善于溝通、責(zé)任心強(qiáng)。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)

產(chǎn)品工程師

崗位職責(zé)：

1. 對公司產(chǎn)品制造進(jìn)行項(xiàng)目管理(從產(chǎn)品立項(xiàng)至產(chǎn)品生命周期結(jié)束)；

2. 新產(chǎn)品立項(xiàng)階段的制造可行性分析， 可靠性分析， 成本分析， 及供應(yīng)商選擇建議；

3. 新產(chǎn)品 T/O 前的 NPI 方案及計(jì)劃制定（包括可靠性，質(zhì)量及風(fēng)險(xiǎn)識(shí)別）；

4. 新產(chǎn)品的 NPI 實(shí)施， 包括導(dǎo)入到晶圓廠，封裝和測試廠及樣片返回后的驗(yàn)證工作（包括可靠性測試，工藝窗口分析，良率分析，良率提升計(jì)劃等）；

5. 新產(chǎn)品的 NPI 實(shí)施完成后進(jìn)行經(jīng)驗(yàn)總結(jié)， 并對 NPI 流程進(jìn)行優(yōu)化；

6. 量產(chǎn)階段的良率監(jiān)控，良率提升， 客退品分析等工作；

7. 制定量產(chǎn)階段時(shí)， 工程方面的降成本計(jì)劃， 并組織實(shí)施；

8. 作為研發(fā)和生產(chǎn)的接口，與代工廠（T/O/CP/Assembly/FT）密切溝通，處理生產(chǎn)異常及低良處理；

9. 其他配合生產(chǎn)的事項(xiàng)。

任職要求：

1. 大學(xué)本科及以上，微電子、電子通訊等相關(guān)專業(yè)畢業(yè);

2. 精通CMOS 晶體管原理，數(shù)字及模擬電路知識(shí)；

3. 熟悉集成電路的設(shè)計(jì)、制造、質(zhì)量控制、可靠性等相關(guān)知識(shí)； 

4. 熟悉IC生產(chǎn)過程及工藝監(jiān)控方法，IC產(chǎn)品的失效機(jī)理和可靠性分析手段；   

5. 具備良好的數(shù)據(jù)統(tǒng)計(jì)分析能力，獨(dú)立分析解決問題的能力； 

6. 熟練使用EXCEL,WORD等辦公軟件；

7. 具有高度的責(zé)任心與執(zhí)行力，具有出色的組織協(xié)調(diào)能力、人際溝通能力； 

8. 英語讀寫聽說熟練。

如有意向，可將簡歷發(fā)送至郵箱：hr@china-core.com
簡歷名稱格式：應(yīng)聘職位-姓名-學(xué)校-專業(yè)